Este manuscrito resalta la utilizacion de un modelo funcional de un decodificador H.264/AVC dentro del proceso de Investigacion y Desarrollo. Para comenzar el diseno de una tecnologia desde cero es sugerente contar con modelos que constituyan la base y referencia para que el diseno, optimizacion e insercion de bloques internos se realice de forma certera. Ofrecen la seguridad de contar con sistemas que funcionan correctamente de acuerdo a las especificaciones tecnicas y normas estudiadas, aunque en muchas ocasiones sin poseer todos los requerimientos necesarios para una aplicacion lista para el mercado. Contar con esa garantia permite la paulatina sustitucion de bloques de referencia por otros desarrollados a la medida, de manera que, se evalua el funcionamiento del sistema general con el nuevo bloque insertado. En este libro se ejemplifica la obtencion de un modelo funcional decodificador H.264/AVC en un FPGA. Brinda la posibilidad de desarrollar nuevos bloques optimizados en VHDL y VERILOG e ir sustituyendolos por los bloques pertenecientes al modelo con muchas menos incertidumbre de fallos."